회로
1. 조합회로
: 현재 입력값들만 이용하여 출력값을 결정하는 논리회로
조합회로에서는 입력신호가 게이트를 통과하는 시간만큼 지연된후에 출력됨.
2. 순차회로
: 현재입력들 뿐 아니라 과거의 입력혹은 출력도 함께 고려하여 출력값을 결정하는 논리회로, 조합회로와 기억소자의 결합 으로 구성.
조합회로 분석 방법 3가지
1. 부울함수를 이용한 분석
- 회로의 각게이트 출력에 임시변수 할당.
- 입력변수들을 이용하여 각게이트의 축력에대한 부울함수를 구한다
- 최종 출력변수에 대한 완전한 부울함수를 구한다
(마지막에 구한 F=xxx+xxx+xxx 부울함수 의 뜻은 F가 이함수 일때는 0이고 다른입력값들 에 대해는 1이 출력)
2. 진리표를 이용한분석
3. 입출력 신호파형을 이용한 분석
조합회로의 설계방법(최저비용, 최소공간 ,빠른속도가 목표)
1.구현할 기능 표현
2.입력 및 출력변수 결정
3.입출력관계를 분석하여 진리표작성
4.카노프맵이용
5.회로구성
다수결회로
: 다수결의 원칙처럼 A,B,C변수를 할당하여 각각찬성하면 1을 출력하는데 두 개이상이 1을 출력하면 그것은 F를 1로 출력
1. 가산기: 덧셈을 수행
2. 반가산기 : 두 비트들을 더하고 합과 올림수 발생
3. 전가산기 :세개비트를 더하고 합과 올림수 발생
(세 개의 비트중 하나는 아래에서 올라오는 올림수이고 나머지는 입력받는 비트이다.)
병렬가산기
디코더
1. n개의 비트를 받아서 2의n제곱 개의 출력들중 하나를 선택 한다.
2. 만약 2개의 비트를 입력하면 4개의 출력단이 생성되는데 그중 경우에 따라 출력이 바뀌게 됨( 출력 1)
함수를 사용할 때 각각 한 개의 항으로 써야됨 ex) D0 =ABC
어떤 출력도 선택되지 않는 상태를 만들기위해 En(인에이블)신호를 추가한다.
En실호가 활성화상태(0)이면 평소처럼 작동하지만 비활성화(1)일때는 모든 출력단이 선택이 되지않은 상태가됨
(회로도에서는 NOT게이트처럼 생김).
3. En신호를 가진 디코더 진리표에서 유의점은 출력할 때 1이아니라 0이라는점
엔코더
1. 디코더와는 반대되는 기능. 크기를 나타내는 신호를 받아서 코드화된 출력을 발생하는 회로.
우선순위 엔코더
1. 엔코더에 우선순위를 판단하는 기능이 추가된 조합회로이다.
비교기
1. 단순 비교기 - 두 개의 입력값들이 서로 같은지를 검사하는 비교기
2. 크기 비교기 –크기를 비교한다
3. 단순비교기 –XNOR 게이트..입력시키고 그걸 and로 묶는다.(F가 1이면 서로 같고 0이면 다르다.
4. 크기비교기
5. 멀티 플렉서
- 여러개의 입력신호들을 받아서 그중 하나만 출력으로 신호를 보내는 조합회로( 데이터선택기 라고도함)
선택 신호 조합에 따른 입출력 관계
S1S0 = 00 F = S1’S0’A0
S1S0 = 01 F = S1’S0 A1
S1S0 = 10 F = S1 S0’A2
S1S0 = 11 F = S1 S0 A3
F = S1’S0’A0 + S1’S0 A1 + S1 S0’A2 + S1 S0 A3
3-상태 버퍼
1. 입력들중 어느것도 출력으로 나가지 못하게 하는 논리소자
2. E =1일떄는 정상작동 , E=0일때는 단절(높은 인피던스 상태(H-Z))
4중 1-of-2멀티플랙서
디 멀티 플랙서
1. 멀티플렉서와는 반대, 한 개의 선을 통해 입력되는 디지털 신호를 여러개의 출력선중 하나로 내보냄
산술연산회로(병렬 가산기의 단점 보완)
1. 올림수를 미리 예측함으로써, 덧셈 시간을 단축시키기 위한 가산기, 대부분의 디지털컴퓨터에서 사용
상태
1. 순차회로가 동작하고 있는 한시점에서 기억소자에 저장되어있는 2진정보를 그회로의 상태 라고 한다
기억소자
1. 래치
래치의 문제점 :En신호가 하이(1)인 상태에서는 입력값이 바뀌면 출력도 그에따라 계속바뀜
SR래치 (NOR , NAND)
1. 외부로부터 입력신호(S와 R입력 (set과 reset)
2. set 는 입력이 1이면 Q가 1로 셋된다 .
3. reset 는 입력이 1이 들어오면 Q가 1로 리셋.
4. Q,와Q’ ,둘은 서로 보수 관계. 즉 S=1이면 Q=1 , Q’=0과 R=1이면 Q=0, Q’=1인 상태가 있다
비정상적 상태
1. 입력 S = 0, R = 0 출력 Q = 1, Q' = 1
2. En = 0이면 상태불변
3. En = 1이면 SR리치의 구조 그대로 적용
D래치
1. SR래치의 금지된 입력을 방지하기 위한 래치
2. D와 En만 입력
3.동작 : En = 0, 상태 불변
En = 1, D = 0 Q = 0
D = 1 Q = 1
2. 플리플롭
래치의 해결책 : En신호가 바뀔때만 상태가 변환되도록함(플리플롭)
플리플롭
1. En신호가 바뀌는 순간 입력신호에 따라 상태가 결정되도록 설계된 기억소자
D플리플롭
1. CLK 신호의 1→0 전이순간의 D 입력 값이 상태 값으로 저장됨
2. 하강에지 트리거:CLK신호가 1> 0으로 전이되는 순간에 입력값에 따라 플리플롭의 상태가
결정되는 방식이고 기호에서는 클록입력단에 버블 및 > 로표시
3. 상승 에지 트리거(rising-edge trigger)
- 클록 신호가 0 → 1로 전이되는 순간의 입력 값에 따라 플립-플롭의 상태가 결정되는 방식.
그래픽 기호에서 클록 입력 단에 > 만 표시
SR플리플롭
1. 상승에지에서 트리거(변경)됨
2. S, R, CLK신호를 받는데 SR입력이 SR래치에서처럼 셋과 리셋을 정해주고 그것으로 Q(t+1)을 결정해준다.
3. SR래치와 마찬가지로 SR이 모두 11이면 비정상적 출력이 나오는 것이 문제점
JK플리플롭
1. SR플리플롭의 입력이 모두 11일때의 문제점을 해결할 수 있는 플리플롭.,
2. 상승 에지에서 j의 입력이 1이면 셋 , k의 입력이 1이면 리셋, 둘다 1이면 토글
3. 즉 Q가 0이면 1로 1이면 0으로 뒤집는 것을 말한다. JK플롭의 상태 전이표에서 Q(t+1) = K'Q(t) + JQ'(t)
T 플리플롭
1. 한개의입력신호(T)와 CLK신호를 받음.
2. CLK신호가 들어오는순간에 T입력이 1이면 토글 ,즉 츨력Q를 반전한다
3. 즉 상태표에서 Q(t+1)은 T신호와 Q신호가 서로 달라야 1이고 같으면 0이다
비동기적 입력신호
클리어 –클리어 신호가 활성화되면 즉시 플리플롭은 리셋상태가됨
프리셋 – 이입력이 활성화되면 플리플롭은 즉시 셋상태가됨
셋업시간 – 트리거 에지이전에 플리플롭의 입력신호가 미리 세트되어있어야하는 최소시간
홀딩시간 – 트리거 에지 이후에도 플리플롭의 입력값이 그상태를 유지하고 있어야하는 시간
주기 - 상승에지부터 다음 펄스의 상승에지까지의 시간
순차회로의 분석
동기식순차회로- 정밀성이 비동기에 비해 좋다 ,설계가 용이하다, 출력신호가 안정
비동기식 순차회로 – 동작시간이 동기식보다 빠르다 ,설계가 어렵다 , 출략값이 불안정
동기식 순차회로의 출력값이 결정되는 방법에 따라 두가지 모델로 구분.
무어모델
1. 회로의 출력신호가 현재 상태들 만에 의해 결정되는 형태의 순차회로 (CLK, 트리거 에지)
밀리 모델
1. 회로의 출력 신호가 현재 상태들 뿐아니라 입력 신호에의해서도 영향을 받는 순차회로
(즉 외부로부터 들어오는 입력신호도 현재출력에 영향을줌.)
D플리플롭(무어무델임) 이 포함된 순차회로의 분석
1. 상태함수를 구한다( 다음상태를 현재상태와 입력에 대한 함수로 나타낸 것)
2. 상태표작성
3. 입력함수를 구한다. (만약 D=Ax+y 라면 A(t+1)=Ax+y)
4. 상태 다이어그램. > 출력함수 > 상태표
상태 다이어그램) 위의 /는 입력/ 출력 이다
즉 함수 구하고 상태표를 작성하고 상태 다이어 그램을 구함.
jk플리픕롭이 포함된 순차회로 분석
1. 입력함수를 구하고
2. 상태표 작성
3. 상태 다이어그램을 그려서 상태전이를 파악
상태값 구하는법 : 특성 함수식 Q(t+1)=K’Q+jQ’ 을 이용한다.
T플리플롭이 포함된 순차회로분석
1. 입력함수를 구하고
2. 상태표 작성
3. 상태 다이어그램을 그려서 상태전이를 파악
4. T플리플롭의 특성함수식은 Q(t+1) = T ⊕ Q 이다 즉 예를들어 x⊕B라면 이것은 Bx’+B’x를 뜻한다.
순차회로 설계
1 . 회로의 기능에대해 서술하고 상태다이어 그램을 그린다
2. 상태표를 작성한다
3. 플리플롭의 종류를 선택한다
4. 플리플롭의 입력함수 및 회로의 출력함수들을 구하고 카노프맵으로 간략화한다
5. 회로를 구성한다.